每日關(guān)注!Agile Analog推出創(chuàng)新的數(shù)字包裝模擬IP子系統(tǒng)

顯著降低模擬 IP 集成工作量和成本

可定制的模擬IP公司Agile Analog推出了其首個(gè)模擬子系統(tǒng)系列，涵蓋電源管理、PVT檢測(cè)和睡眠管理。這些創(chuàng)新的數(shù)字封裝子系統(tǒng)允許將多個(gè)模擬IP直接放入數(shù)字設(shè)計(jì)流程中，并通過(guò)標(biāo)準(zhǔn)外設(shè)總線（如AMBA APB）連接，從而顯著減少了將多個(gè)模擬IP集成到任何ASIC中所需的工作量。這些子系統(tǒng)看起來(lái)就像一個(gè)普通的數(shù)字IP塊，具有工程師期望的標(biāo)準(zhǔn)接口，使其易于理解和處理。因此，上市時(shí)間、成本和風(fēng)險(xiǎn)都大大降低了。最初，該公司正在推出三個(gè)子系統(tǒng)：用于電源管理的agilePMU，agilePVT - PVT傳感器和用于睡眠管理的agileSMU。

【資料圖】

Agile Analog產(chǎn)品營(yíng)銷(xiāo)總監(jiān)Chris Morrison表示：“我很高興地宣布我們的前三個(gè)子系統(tǒng)?？蛻粢恢痹趯ふ铱s短上市時(shí)間、降低成本和減少風(fēng)險(xiǎn)的方法，而我們新的數(shù)字包裝子系統(tǒng)正是這樣做的。至關(guān)重要的是，客戶不再需要處理模擬和數(shù)字之間復(fù)雜的混合信號(hào)邊界，從而大大減少了他們的設(shè)計(jì)工作，并降低了通常與集成復(fù)雜模擬IP陣列相關(guān)的風(fēng)險(xiǎn)。

子系統(tǒng)中的IP模塊全部來(lái)自Agile Analog現(xiàn)有的可定制模擬IP產(chǎn)品組合。這允許子系統(tǒng)中的每個(gè)模塊都可以根據(jù)客戶的確切要求進(jìn)行定制，同時(shí)位于整個(gè)數(shù)字包裝中。與所有Agile Analog IP 一樣，數(shù)字封裝子系統(tǒng)與工藝和代工無(wú)關(guān)，并且每個(gè)設(shè)計(jì)都針對(duì)客戶的特定 PDK 進(jìn)行了優(yōu)化。在子系統(tǒng)中集成 IP 可消除重復(fù)的模擬功能、降低設(shè)計(jì)規(guī)則檢查 （DRC） 要求并優(yōu)化互連，從而進(jìn)一步增強(qiáng)客戶的設(shè)計(jì)。這些可提高抗噪性、降低功耗和減小面積。

客戶的另一個(gè)關(guān)鍵好處是，模擬到數(shù)字、混合信號(hào)、邊界的所有驗(yàn)證要求都由敏捷模擬執(zhí)行。這大大減少了客戶設(shè)計(jì)和驗(yàn)證時(shí)間，降低了設(shè)計(jì)過(guò)程的風(fēng)險(xiǎn)，降低了混合信號(hào)設(shè)計(jì)工具的許可成本，并簡(jiǎn)化了集成?？蛻衄F(xiàn)在可以添加模擬功能以提供產(chǎn)品差異化，而無(wú)需專業(yè)的模擬和混合信號(hào)工程師以及相關(guān)的昂貴工具鏈。

Agile Analog的子系統(tǒng)提供了一整套支持資料，包括System Verilog模型，可輕松集成到客戶現(xiàn)有的數(shù)字驗(yàn)證流程中。

agileSMU Sleep Management Subsystem

agileSMU睡眠管理子系統(tǒng)

agilePMU 子系統(tǒng)是面向 SoC/ASIC 的高效且高度集成的電源管理。具有上電復(fù)位、多個(gè)低壓差穩(wěn)壓器和相關(guān)的基準(zhǔn)發(fā)生器。agilePMU子系統(tǒng)旨在確保低功耗，同時(shí)提供最佳的電源管理功能。agilePMU子系統(tǒng)配備集成數(shù)字控制器，提供對(duì)啟動(dòng)和關(guān)斷的精確控制，支持電源排序，并允許為每個(gè)LDO提供單獨(dú)的可編程輸出電壓。狀態(tài)監(jiān)視器提供有關(guān)子系統(tǒng)當(dāng)前狀態(tài)的實(shí)時(shí)反饋，確保最佳系統(tǒng)性能。

agilePVT傳感器子系統(tǒng)

監(jiān)控工藝、電壓和溫度變化對(duì)于優(yōu)化現(xiàn)代 SoC/ASIC 的功率和性能至關(guān)重要，尤其是對(duì)于高級(jí)節(jié)點(diǎn)和 FinFET 工藝。agilePVT 傳感器子系統(tǒng)是一個(gè)低功耗集成宏，由過(guò)程、電壓和溫度傳感器以及相關(guān)的參考發(fā)生器組成，用于片上監(jiān)控器件的物理、環(huán)境和電氣特性。agilePVT 子系統(tǒng)配備集成數(shù)字控制器，可精確控制啟動(dòng)和關(guān)閉。狀態(tài)監(jiān)視器提供有關(guān)子系統(tǒng)當(dāng)前狀態(tài)的實(shí)時(shí)反饋，確保在整個(gè)產(chǎn)品生命周期內(nèi)實(shí)現(xiàn)最佳系統(tǒng)性能

agileSMU睡眠管理子系統(tǒng)

agileSMU 子系統(tǒng)是一個(gè)低功耗集成宏，由安全管理從睡眠模式喚醒 SoC 所需的基本 IP 模塊組成。 通常包含一個(gè)用于低頻 SoC 操作和 RTC 的可編程振蕩器、多個(gè)可用于啟動(dòng)喚醒序列的低功耗比較器，以及一個(gè)為 SoC 提供穩(wěn)健的啟動(dòng)復(fù)位的上電復(fù)位。 agileSMU 子系統(tǒng)配備集成數(shù)字控制器，可精確控制喚醒命令和排序。狀態(tài)監(jiān)視器提供有關(guān)子系統(tǒng)當(dāng)前狀態(tài)的實(shí)時(shí)反饋，確保在整個(gè)產(chǎn)品生命周期內(nèi)實(shí)現(xiàn)最佳系統(tǒng)性能。

Agile Analog正在通過(guò)其創(chuàng)新的、可配置的多進(jìn)程模擬? IP 技術(shù) Composa? 改變模擬 IP 的世界。Agile Analog 總部位于英國(guó)劍橋，在全球擁有越來(lái)越多的合作伙伴和客戶，Agile Analog 開(kāi)發(fā)了一種獨(dú)特的方法來(lái)自動(dòng)生成模擬 IP，以滿足客戶在任何代工廠的幾乎任何工藝上的確切規(guī)格。該公司為電源管理、數(shù)據(jù)轉(zhuǎn)換、IC運(yùn)行狀況和監(jiān)控、安全性和始終在線域提供廣泛且不斷擴(kuò)展的模擬IP和子系統(tǒng)選擇。Agile Analog的新方法利用其Composa庫(kù)中久經(jīng)考驗(yàn)的模擬電路來(lái)創(chuàng)建定制和驗(yàn)證的模擬IP解決方案。這縮短了上市時(shí)間，提高了質(zhì)量，有助于加速半導(dǎo)體設(shè)計(jì)的創(chuàng)新。www.agileanalog.com

關(guān)鍵詞：