一種帶隙基準(zhǔn)電壓源設(shè)計(jì)

摘要：基準(zhǔn)電壓源是在電路系統(tǒng)中為其它功能模塊提供高精度的電壓基準(zhǔn)，它是模擬集成電路和混合集成電路中非常重要的模塊。文中主要研究了帶隙基準(zhǔn)基本原理的基礎(chǔ)上，設(shè)計(jì)了一款應(yīng)用于折疊插值A(chǔ)DC中粗量化電路部分CMOS帶隙基準(zhǔn)源。最后通過(guò)Pspice仿真給出了實(shí)驗(yàn)仿真的結(jié)果。關(guān)鍵詞：帶隙基準(zhǔn)；頻率補(bǔ)償；溫度系數(shù)；Pspice 理想情況下的基準(zhǔn)電流、電壓與電源和溫度變化是不相關(guān)的。在實(shí)際的模擬電路中，許多應(yīng)用都要求提供穩(wěn)定的電流、電壓模塊。所以也要求這些值更加精準(zhǔn)。特別是與溫度關(guān)系很小的電壓、電流基準(zhǔn)在許多電路應(yīng)用中是必不可少的，因?yàn)榇蠖鄶?shù)工藝參數(shù)是隨著溫度變化的，文中對(duì)折疊插值型ADC系統(tǒng)中的基準(zhǔn)源單元展開(kāi)了專門的研究，通過(guò)Pspice仿真，設(shè)計(jì)一款基于帶隙電壓參考源。1 基本原理1．1 負(fù)溫度系數(shù)電壓雙極晶體管的基極-發(fā)射極電壓，具有負(fù)的溫度系數(shù)。對(duì)于一個(gè)雙極性器件，首先根據(jù)容易得到的量來(lái)推出溫度系數(shù)的表達(dá)式。對(duì)于一個(gè)雙極型器件，可以寫(xiě)出： 從上式中可以看出：在給定溫度T下基極-發(fā)射極電壓的溫度系數(shù)與VBE本身的大小有關(guān)。當(dāng)VBE≈750 mV，T=300℃。1．2 正溫度系數(shù)電壓 VBE的溫度系數(shù)本身與溫度有關(guān)，如果正溫度系數(shù)的量表現(xiàn)出一個(gè)固定的溫度系數(shù)，那么在恒定基準(zhǔn)的產(chǎn)生電路中就會(huì)產(chǎn)生誤差。正溫度系數(shù)電壓是由兩個(gè)雙極晶體管工作在不相等的電流密度下，那么它們的基極-發(fā)射極電壓的偏差就與絕對(duì)溫度成正比。如圖1所示，如果兩個(gè)同樣的晶體管偏置的集電極電流分別為nIo和Io，并忽略基極電流，那么 這樣，VBE的差值就表現(xiàn)出正溫度系數(shù)： 這個(gè)溫度系數(shù)與溫度或集電極電流的特性無(wú)關(guān)

利用上面得到的正負(fù)溫度系數(shù)的電壓，設(shè)計(jì)屬一個(gè)零溫度系數(shù)的基準(zhǔn)。2 電路設(shè)計(jì)這里運(yùn)算放大器的主要作用： 1)確保兩個(gè)雙極型晶體管的發(fā)射極電位相等； 2)為兩個(gè)負(fù)載PNP管提供的偏置。 帶隙電路中的放大器需要較大的增益，以保證運(yùn)放的兩個(gè)輸入端相等。本文所設(shè)計(jì)的放大器采用兩級(jí)的形式，因?yàn)楣ぷ髟谥绷鳡顟B(tài)下，所以不需要很大的帶寬。如圖2所示放大器電路圖。

在圖2中，該運(yùn)算放大器有A、B 2個(gè)主要極點(diǎn)。 1)A處的小信號(hào)電阻很高，與之相連的3個(gè)晶體管的電容將產(chǎn)生一個(gè)靠近原點(diǎn)的極點(diǎn)。 2)B處的負(fù)載電容也可能很大，也會(huì)產(chǎn)生一個(gè)靠近原點(diǎn)的極點(diǎn)。 這里采用米勒補(bǔ)償技術(shù)在A、B間連接一個(gè)大電容Cc使主極點(diǎn)A移向原點(diǎn)，B原理原點(diǎn)。然而這個(gè)電容同時(shí)引入了一個(gè)零點(diǎn)，對(duì)于電路的穩(wěn)定性帶來(lái)了一定的問(wèn)題。在引入Cc之前，此零點(diǎn)的頻率可表示成， 為了使主極點(diǎn)處在適當(dāng)?shù)奈恢?，Cc要選得足夠大。這樣，這個(gè)零點(diǎn)被推向靠近原點(diǎn)方向，大大降低了電路的穩(wěn)定性。為了消除這個(gè)零點(diǎn)，增加了一個(gè)與補(bǔ)償電容聯(lián)的調(diào)零電阻Rz。3 仿真結(jié)果經(jīng)仿真TT情況下增益為80 dB，3 dB帶寬為1 k，PSRR為-90 dB左右，擺率為0．007 5 V／ns，仿真結(jié)果如圖3、圖4、圖5所示。在典型工藝下的仿真結(jié)果如表1所示。

在電壓變化的線性區(qū)取2個(gè)點(diǎn)，計(jì)算出斜率，這個(gè)斜率就是壓擺率。4 結(jié)論隨著混合集成電路的高速發(fā)展，ADC系統(tǒng)精度與速度不斷提高，從而對(duì)ADC系統(tǒng)提出了更高的要求。文中折疊插至ADC系統(tǒng)中的基準(zhǔn)源單元展開(kāi)了專門的研究并開(kāi)發(fā)出了相應(yīng)的電路結(jié)構(gòu)。文中設(shè)計(jì)的帶隙基準(zhǔn)電壓源采用了目前較為流行的帶隙基準(zhǔn)電路結(jié)構(gòu)，其制作工藝與目前的CMOS工藝完全兼容。 最后仿真結(jié)果表明：運(yùn)算放大器的增益達(dá)到80 dB，相位裕度為45 deg，PSRR達(dá)到了-90 dB，壓擺率為0．007 5 V／ns，Corner的結(jié)果變化不大，完全達(dá)到或超過(guò)了該帶隙基準(zhǔn)源對(duì)于運(yùn)算放大器的參數(shù)要求。

關(guān)鍵詞： 帶隙基準(zhǔn) 電壓源