首頁(yè) 資訊 > 創(chuàng)新 > 正文

今日精選:英特爾Agilex? 7 FPGA R-Tile現(xiàn)已量產(chǎn),為 CPU提供行業(yè)領(lǐng)先的帶寬

在技術(shù)創(chuàng)新的推動(dòng)下,從邊緣計(jì)算到云的新連接和處理模型也在高速發(fā)展,隨之而來的,則是對(duì)靈活硬件解決方案與日俱增的需求。隨著市場(chǎng)上對(duì)帶寬的要求不斷增加,對(duì)更快、更靈活的設(shè)備的需求也日益迫切。而于近期推出的英特爾Agilex?7 FPGA R-Tile,憑借其高帶寬接口和靈活的可編程邏輯,能夠滿足行業(yè)發(fā)展需求。目前,基于R-Tile的英特爾Agilex 7 FPGA正在量產(chǎn)。

近年來,F(xiàn)PGA 加速器在市場(chǎng)上的應(yīng)用率穩(wěn)步增長(zhǎng),而隨著配備R-Tile的FPGA 的推出,更高性能的加速器也隨之而來。FPGA 加速器可以將任務(wù)從主機(jī)CPU 卸載,釋放CPU核心并減少總功耗,實(shí)現(xiàn)總擁有成本(TCO)的節(jié)省。如您作為最終用戶、IT專家或云服務(wù)提供商,且尚未探索使用FPGA加速器,現(xiàn)在則是一個(gè)良好的嘗試時(shí)機(jī)。

使用FPGA加速器的云服務(wù)提供商可以支持更多用戶,并釋放更多CPU核心給更多的用戶,從而獲得更多服務(wù)收入。


(資料圖)

利用FPGA加速器的原始設(shè)備制造商可以節(jié)省成本并減少功耗。

英特爾Agilex? 7 FPGA產(chǎn)品系列已應(yīng)需設(shè)計(jì)以滿足市場(chǎng)要求,而且基于R-Tile的版本已經(jīng)開始量產(chǎn)。

英特爾Agilex? 7 FPGA采用了異構(gòu)多芯片架構(gòu),其中位于中心位置的FPGA芯片與收發(fā)器芯粒通過英特爾的嵌入式多芯片互連橋接(EMIB)封裝技術(shù)相連。每個(gè)芯?;騾^(qū)塊都是一個(gè)小型集成電路芯片,包含一組明確定義的硬化功能子集。這些芯粒使得成本高效的,封裝內(nèi)部高密度互連異構(gòu)芯片成為現(xiàn)實(shí)。通過采用異構(gòu)多芯片架構(gòu)和芯粒的設(shè)計(jì),英特爾能夠在單個(gè)設(shè)備中提供多樣化的功能和靈活性,以滿足不同應(yīng)用的需求。這種方法消除了使用多個(gè)設(shè)備進(jìn)行連接的需要,簡(jiǎn)化了系統(tǒng)設(shè)計(jì)和集成的復(fù)雜性,并提供了更高的可擴(kuò)展性和性能。

諸多英特爾Agilex? 7 FPGA封裝組合中都包含了R-Tile芯粒,旨在與高性能CPU 連接時(shí)可提供行業(yè)領(lǐng)先的帶寬。R-Tile芯粒結(jié)合了PCIe 5.0 x16和CXL 1.1/2.0 的硬化知識(shí)產(chǎn)權(quán)(IP)塊和軟件IP代碼,為網(wǎng)絡(luò)、云計(jì)算、數(shù)據(jù)中心、科學(xué)計(jì)算等諸多領(lǐng)域提供了高度靈活的解決方案。如下是R-Tile支持的關(guān)鍵技術(shù)特性列表:

圖1. 英特爾Agilex? 7 FPGA與R-Tile模塊的圖解

R-Tile特性(每個(gè)區(qū)塊)

描述

PCle 5.0 x16

Up to32GT/sper lane

1x16EP/RP

2x8EP/RP

4 x4 RP

端點(diǎn)(EP)Root Port(RP)PIPE直接事務(wù)層旁路/切換選項(xiàng)

虛擬化&確切時(shí)間選項(xiàng)

靈活的、多功能的PCIe 5.0硬化IP模塊,允許您在高性能FPGA設(shè)計(jì)中創(chuàng)建端點(diǎn)、根端口、交換機(jī)或定制的PCIe接口。

Intel Agilex 7 FPGA R-Tile是唯一具備完整的50x16數(shù)據(jù)速率且符合PCI-SIG標(biāo)準(zhǔn)的設(shè)備。

CXL1.1/2.0x16

Up to 32 GT/s per lane

1x16 EP

Supports CXL Type1 Type2

with DCOH and Type 3.

這是FPGA行業(yè)中首款具有CXL硬化IP的設(shè)備,可以以全速率管理鏈接并預(yù)處理CXL數(shù)據(jù)包。軟件協(xié)議IP管理CXL事務(wù)層功能。圖形用戶界面(GUI)允許進(jìn)行以下自定義操作:

?cxl.io、cxl.cache和cxl.mem接口

?允許插入增值加速功能(如定制的壓縮/解壓縮算法)

?創(chuàng)新的主機(jī)管理設(shè)備內(nèi)存(HDM)功能

與第四代英特爾? 至強(qiáng)? 可擴(kuò)展處理器進(jìn)行了廣泛的驗(yàn)證和互操作性測(cè)試。CXL認(rèn)證待定,將在Compute Express Link協(xié)會(huì)的活動(dòng)中進(jìn)行。

預(yù)計(jì)支持選定的CXL 2.0功能,待驗(yàn)證、互操作性測(cè)試和與未來CPU的合格性確認(rèn)后提供支持。

表1. 英特爾Agilex? 7 FPGA R-Tile關(guān)鍵特性

符合量產(chǎn)要求的R-Tile版本標(biāo)志著英特爾Agilex? 7 FPGA I系列設(shè)備中四種不同封裝下的七種邏輯密度的器件進(jìn)入量產(chǎn)階段。這樣一來,客戶就能夠在他們的新設(shè)計(jì)中充分利用英特爾Agilex? 7 FPGA提供的性能和功耗領(lǐng)先優(yōu)勢(shì)?;谟⑻貭?0納米工藝技術(shù),英特爾Agilex? 7 FPGA可編程邏輯和R-Tile芯粒充分利用英特爾強(qiáng)大的供應(yīng)鏈優(yōu)勢(shì),以及先進(jìn)的制造和測(cè)試能力,能夠在標(biāo)準(zhǔn)交貨期內(nèi)提供量產(chǎn)解決方案。一旦英特爾Agilex? 7 FPGA M系列R-Tile的樣品過渡到量產(chǎn)階段,將具備更多設(shè)備密度和封裝選項(xiàng)。

將R-Tile的功能與其他的英特爾Agilex? 7 FPGA芯粒(如最近發(fā)布的F-Tile)相結(jié)合,可以創(chuàng)建出適用于下一代加速器(如SmartNIC、IPU和計(jì)算存儲(chǔ)解決方案)的靈活高性能FPGA。

關(guān)于英特爾

英特爾(NASDAQ: INTC)作為行業(yè)引領(lǐng)者,創(chuàng)造改變世界的技術(shù),推動(dòng)全球進(jìn)步并讓生活豐富多彩。在摩爾定律的啟迪下,我們不斷致力于推進(jìn)半導(dǎo)體設(shè)計(jì)與制造,幫助我們的客戶應(yīng)對(duì)最重大的挑戰(zhàn)。通過將智能融入云、網(wǎng)絡(luò)、邊緣和各種計(jì)算設(shè)備,我們釋放數(shù)據(jù)潛能,助力商業(yè)和社會(huì)變得更美好。如需了解英特爾創(chuàng)新的更多信息,請(qǐng)?jiān)L問英特爾中國(guó)新聞中心intel.cn/content/www/cn/zh/newsroom以及官方網(wǎng)站intel.cn。

關(guān)鍵詞:

最近更新

關(guān)于本站 管理團(tuán)隊(duì) 版權(quán)申明 網(wǎng)站地圖 聯(lián)系合作 招聘信息

Copyright © 2005-2023 創(chuàng)投網(wǎng) - 670818.com All rights reserved
聯(lián)系我們:39 60 29 14 2@qq.com
皖I(lǐng)CP備2022009963號(hào)-3